RF PCB 보드 스퓨리어스 신호를 줄이기 위한 레이아웃에는 RF 엔지니어의 창의성이 필요합니다.이 8가지 규칙을 염두에 두면 시장 출시 시간을 단축하는 데 도움이 될 뿐만 아니라 작업 일정의 예측 가능성도 높아집니다.


규칙 1: 접지 비아는 접지 기준면 스위치에 위치해야 합니다.
라우팅된 라인을 통해 흐르는 모든 전류는 동일한 반환값을 갖습니다.많은 결합 전략이 있지만 리턴 흐름은 일반적으로 인접한 접지면 또는 신호 라인과 병렬로 배치된 접지를 통해 흐릅니다.참조 계층이 계속됨에 따라 모든 결합이 전송선으로 제한되고 모든 것이 완벽하게 작동합니다.그러나 신호 라우팅이 상위 계층에서 내부 또는 하위 계층으로 전환되면 반환 흐름도 경로를 가져와야 합니다.


그림 1은 예입니다.최상위 신호 라인 전류 바로 아래에는 리턴 흐름이 있습니다.하단 레이어로 전송될 때 리플로우는 근처의 비아를 통과합니다.그러나 근처에 리플로우용 비아가 없으면 리플로우는 가장 가까운 그라운드 비아를 통과합니다.거리가 멀어지면 전류 루프가 생성되어 인덕터가 형성됩니다.이 원치 않는 전류 경로 오프셋이 다른 선과 교차하면 간섭이 더 심해집니다.이 전류 루프는 실제로 안테나를 형성하는 것과 같습니다!

RF PCB 회로 기생을 줄이는 데 도움이 되는 8가지 규칙

그림 1: 장치 핀에서 비아를 통해 하위 계층으로 신호 전류가 흐릅니다.리플로우는 다른 참조 레이어로 변경하기 위해 가장 가까운 비아로 강제 이동되기 전에 신호 아래에 있습니다.

접지 참조가 가장 좋은 전략이지만 때때로 내부 레이어에 고속 라인을 배치할 수 있습니다.위와 아래에 접지 기준면을 배치하는 것은 매우 어려우며 반도체 제조업체는 핀이 제한되어 고속 라인 옆에 전력선을 배치할 수 있습니다.기준 전류를 DC 결합되지 않은 레이어 또는 네트 간에 전환해야 하는 경우 디커플링 커패시터를 스위치 포인트 옆에 배치해야 합니다.



규칙 2: 디바이스 패드를 최상층 접지에 연결
많은 장치는 장치 패키지 하단에 열 접지 패드를 사용합니다.RF 장치에서 이들은 일반적으로 전기 접지이며 인접한 패드 지점에는 접지 비아 배열이 있습니다.디바이스 패드는 접지 핀에 직접 연결될 수 있고 최상층 접지를 통해 구리 주입에 연결될 수 있습니다.경로가 여러 개인 경우 반환 흐름은 경로 임피던스에 비례하여 분할됩니다.패드를 통한 접지 연결은 핀 접지보다 더 짧고 낮은 임피던스 경로를 갖습니다.


기판과 장치 패드 사이의 양호한 전기적 연결이 중요합니다.조립하는 동안 배열을 통해 회로 기판의 채워지지 않은 비아는 장치에서 솔더 페이스트를 끌어내어 보이드를 남길 수 있습니다.구멍을 통해 채우는 것은 납땜을 제자리에 유지하는 좋은 방법입니다.평가 중에 솔더 마스크 레이어를 열어 장치 아래의 기판 접지에 솔더 마스크가 없는지 확인하십시오. 솔더 마스크가 장치를 들어 올리거나 흔들릴 수 있기 때문입니다.

규칙 3: 참조 레이어 간격 없음

장치 주변 전체에 비아가 있습니다.파워 넷은 로컬 디커플링을 위해 분해된 다음 파워 플레인으로 내려갑니다. 제어 버스는 내부 플레인으로 내려가는 동안 인덕턴스를 최소화하고 전류 전달 용량을 개선하기 위해 종종 여러 개의 비아를 제공합니다.이 모든 분해는 장치 근처에서 완전히 고정됩니다.


이러한 각 비아는 내부 접지면에 비아 자체의 직경보다 큰 제외 영역을 생성하여 제조 간극을 제공합니다.이러한 제외 구역은 반환 경로를 쉽게 방해할 수 있습니다.상황을 더욱 복잡하게 만드는 것은 일부 비아가 서로 가깝고 최상위 CAD 보기에서는 보이지 않는 접지면 트렌치를 형성한다는 사실입니다.그림 2. 2개의 전원 평면 비아에 대한 접지 평면 보이드는 겹치는 금지 영역을 생성하고 반환 경로에 중단을 생성할 수 있습니다.리플로우는 접지면의 금지된 영역을 우회하도록 전환될 수만 있으므로 일반적인 방출 유도 경로 문제가 발생합니다.

RF PCB 회로 기생을 줄이는 데 도움이 되는 8가지 규칙

그림 2: 비아 주변 접지면의 차단 영역이 겹칠 수 있으므로 리턴 흐름이 신호 경로에서 멀어지게 합니다.겹침이 없더라도 이동 금지 구역은 접지면에서 쥐가 물린 임피던스 불연속성을 생성합니다.

"친숙한" 접지 비아도 관련 금속 패드를 인쇄 회로 기판 제조 프로세스.신호 추적에 매우 가까운 비아는 마치 최상위 접지 보이드가 쥐에게 물린 것처럼 침식을 경험할 수 있습니다.도 2는 쥐에게 물린 개략도이다.


제외 구역은 CAD 소프트웨어에 의해 자동으로 생성되고 비아는 시스템 보드에서 자주 사용되기 때문에 초기 레이아웃 프로세스 중에 거의 항상 일부 복귀 경로 중단이 있습니다.레이아웃 평가 중에 각 고속 라인을 추적하고 관련 리플로우 레이어를 확인하여 중단을 방지하십시오.최상위 접지 보이드에 더 가까운 영역에서 접지면 간섭을 생성할 수 있는 모든 비아를 배치하는 것이 좋습니다.

규칙 4: 미분 라인 미분 유지
반환 경로는 신호 라인 성능에 매우 중요하며 신호 경로의 일부로 간주되어야 합니다.동시에 차동 쌍은 일반적으로 밀접하게 결합되지 않으며 반환 흐름은 인접한 레이어를 통해 흐를 수 있습니다.두 리턴 모두 동일한 전기 경로를 통해 라우팅되어야 합니다.


근접성 및 공유 설계 제약 조건은 차동 쌍의 두 라인이 밀접하게 결합되지 않은 경우에도 동일한 레이어에서 리턴 흐름을 유지합니다.스퓨리어스 신호를 낮게 유지하려면 더 나은 매칭이 필요합니다.차동 부품 아래의 접지면 컷아웃과 같은 모든 계획된 구조는 대칭이어야 합니다.마찬가지로, 일치하는 길이는 신호 추적에서 구불구불한 문제를 일으킬 수 있습니다.리플로우는 물결 모양의 문제를 일으키지 않습니다.하나의 차동 라인의 길이 일치는 다른 차등 라인에 반영되어야 합니다.

규칙 5: RF 신호 라인 근처에 클록 또는 제어 라인 없음
클록 및 제어 라인은 DC에 가까운 경우에도 낮은 속도로 작동하기 때문에 때때로 중요하지 않은 이웃으로 보일 수 있습니다.그러나 스위칭 특성은 거의 구형파에 가깝고 홀수 고조파 주파수에서 고유한 톤을 생성합니다.구형파 방출 에너지의 기본 주파수는 중요하지 않지만 날카로운 모서리는 중요합니다.디지털 시스템 설계에서 코너 주파수는 고려해야 하는 가장 높은 주파수 고조파를 추정할 수 있습니다.계산 방법은 다음과 같습니다. Fknee=0.5/Tr, 여기서 Tr은 상승 시간입니다.신호 주파수가 아니라 상승 시간입니다.그러나 날카로운 구형파에는 잘못된 주파수에서만 떨어지고 RF 라인에 결합될 수 있는 강력한 고차 홀수 고조파가 있어 엄격한 전송 마스크 요구 사항을 위반합니다.


클록 및 제어 라인은 내부 접지면 또는 최상위 접지 푸어에 의해 RF 신호 라인에서 격리되어야 합니다.접지 절연을 사용할 수 없는 경우 트레이스가 직각으로 교차하도록 라우팅해야 합니다.클록 또는 제어 라인에서 방출되는 자기 플럭스 라인은 간섭 라인의 전류 주위에 방사 열 윤곽을 형성하기 때문에 수신기 라인에서 전류를 생성하지 않습니다.상승 시간을 늦추면 코너 주파수가 감소할 뿐만 아니라 간섭 요인의 간섭을 줄이는 데 도움이 되지만 클록 또는 제어 라인이 수신기 라인 역할을 할 수도 있습니다.수신기 라인은 여전히 ​​스퓨리어스 신호를 장치로 보내는 통로 역할을 합니다.

규칙 6: 접지를 사용하여 고속선을 분리하십시오.
마이크로스트립과 스트립라인은 대부분 인접한 접지면에 결합됩니다.일부 플럭스 라인은 여전히 ​​수평으로 방출되며 인접한 트레이스를 종료합니다.하나의 고속 라인 또는 차동 쌍의 톤은 다음 트레이스에서 종료되지만 신호 레이어의 접지 관류는 플럭스 라인에 대해 더 낮은 임피던스 종단 지점을 생성하여 톤에서 인접한 트레이스를 해제합니다.

동일한 주파수를 전달하기 위해 클록 분배 또는 신디사이저 장치에 의해 라우팅된 트레이스 클러스터는 간섭 톤이 이미 수신기 라인에 존재하기 때문에 서로 옆에서 실행될 수 있습니다.그러나 그룹화 된 선은 결국 펼쳐집니다.분산 시 유도된 반환이 공칭 반환 경로를 따라 다시 흐르도록 분산이 시작되는 분산 라인과 비아 사이에 접지 범람이 제공되어야 합니다.그림 3에서 접지 섬의 끝에 있는 비아는 유도된 전류가 기준면으로 흐르도록 합니다.접지 관류의 다른 비아 사이의 간격은 접지가 공진 구조가 되지 않도록 파장의 10분의 1을 초과하지 않아야 합니다.

RF를 줄이는 데 도움이 되는 8가지 규칙 PCB 회로 기생

그림 3: 차동 트레이스가 흩어져 있는 최상위 접지 비아는 리턴 흐름을 위한 흐름 경로를 제공합니다.

규칙 7: 노이즈가 심한 전원판에 RF 회선을 연결하지 마십시오.
톤은 파워 플레인에 들어가 모든 곳에 퍼집니다.스퓨리어스 톤이 전원 공급 장치, 버퍼, 믹서, 감쇠기 및 발진기에 들어가면 간섭 주파수를 변조할 수 있습니다.마찬가지로 전원이 보드에 도달하면 RF 회로를 구동하기 위해 아직 완전히 비워지지 않았습니다.전력면, 특히 필터링되지 않은 전력면에 대한 RF 라인의 노출을 최소화해야 합니다.


접지에 인접한 대형 전원 플레인은 기생 신호를 감쇠시키는 고품질 임베디드 커패시터를 생성하며 디지털 통신 시스템 및 일부 RF 시스템에 사용됩니다.또 다른 접근 방식은 최소화된 전력 평면을 사용하는 것입니다. 때로는 레이어보다 두꺼운 트레이스에 더 가깝기 때문에 RF 라인이 전력 평면을 완전히 피하는 것이 더 쉽습니다.두 가지 접근 방식이 모두 가능하지만 두 가지 중 가장 나쁜 특성은 작은 전원 플레인을 사용하고 RF 라인을 맨 위에 라우팅하는 것입니다.

규칙 8: 디커플링을 장치 가까이에 두십시오.
디커플링은 장치에서 스퓨리어스 잡음을 차단하는 데 도움이 될 뿐만 아니라 장치 내부에서 생성된 톤이 전원 플레인에 결합되는 것을 제거하는 데도 도움이 됩니다.디커플링 커패시터가 작동 회로에 가까울수록 효율이 높아집니다.로컬 디커플링은 회로 보드 트레이스의 기생 임피던스에 의해 방해를 덜 받고 짧은 트레이스는 더 작은 안테나를 지원하여 원치 않는 톤 방출을 줄입니다.커패시터 배치는 가장 높은 자체 공진 주파수, 일반적으로 가장 작은 값, 가장 작은 케이스 크기, 장치에 가장 가깝고 커패시터가 클수록 장치에서 멀리 떨어져 있습니다.RF 주파수에서 보드 후면의 커패시터는 비아 스트링-접지 경로의 기생 인덕턴스를 생성하여 잡음 감쇠 이점을 많이 잃습니다.

요약하다
보드 레이아웃을 평가함으로써 가짜 RF 톤을 전송하거나 수신할 수 있는 구조를 발견할 수 있습니다.각 라인을 추적하고 의식적으로 반환 경로를 식별하고 라인과 평행하게 실행할 수 있는지 확인하고 특히 전환을 철저히 확인하십시오.또한 잠재적인 간섭원을 수신기에서 분리하십시오.스퓨리어스 신호를 줄이기 위한 몇 가지 간단하고 직관적인 규칙을 따르면 제품 출시 속도를 높이고 디버그 비용을 줄일 수 있습니다.